Université Lyon 1
Arqus
Accueil  >>  FPGA et Conversion AN/NA
  • Unité d'enseignement :
    FPGA et Conversion AN/NA
Nombre de crédits : 2 ECTS
Code Apogée : PL8012GI
    Responsabilité de l'UE :
MIEYEVILLE FABIEN
 fabien.mieyevilleuniv-lyon1.fr
04.81.92.99.27
    Type d'enseignement
Nb heures *
Cours Magistraux (CM)
16 h
Travaux Pratiques (TP)
6 h
Durée de projet en autonomie (PRJ)
10 h
Activité tuteurée personnelle (étudiant)
18 h
Activité tuteurée encadrée (enseignant)
10 h
Heures de Tutorat étudiant
3 h

* Ces horaires sont donnés à titre indicatif.

    Pré-requis et objectifs :
Élève Ingénieur de 4ème année de Polytech Lyon Filière SIR
    Acquis intermédiaires d’apprentissage et compétences visés :
  • Comprendre et mobiliser un large champ de  sciences et techniques : Mobiliser et combiner un socle de connaissances scientifiques et techniques, S'approprier et mobiliser de nouveaux savoirs et savoir-faire
  • Identifier et analyser un besoin client  : Recueillir des informations
  • Proposer une solution adaptée, dans le domaine du Génie Industriel et de la Robotique, en prenant en compte les contraintes environnementales : Modéliser une solution intégrant des éléments de mécanique, d'électronique, d'automatique des systèmes numériques et de robotique
    Programme de l'UE / Thématiques abordées :
L'objectif de ce cours est de traiter la notion de contrôle commande à partir de l'automatique discrète et de l'électronique mixte (analogique / numérique).

Dans la continuité du cours d'automatique continue de troisième année, ce cours se concentre sur deux aspects du contrôle commande :
- conversion analogique-numérique et conversion numérique-analogique
- implémentation matérielle de commandes complexes sur FPGA.

Ce cours est constitué de deux blocs :
  • un bloc de 10 heures sur la conversion analogique numérique, numérique analogique : concepts théoriques, établissement d'un cahier des charges, architectures conventionnelles et performances. Les blocs sont sur un mode blended cours théorique/exercices applicatifs
  • un bloc de 22 heures sur la compréhension du fonctionnement des FPGAs, puces de programmation matériel dont l'utilisation actuelle explose avec l'avènement de l'intelligence artificielle et les communications réseaux très hau débit. Ce bloc de cours fait la part belles aux activités pratiques au travers de l'apprentissage de la programmtion VHDL et l'implémentation réelle de protocoles séries  classique sur FPGA.
Modalités d'évaluation :
  • QCM sur l'ensemble du cours 20%
  • Examen écrit : 30%
  • Note projet FPGA-VHDL : 50%
    Parcours / Spécialité / Filière / Option utilisant cette UE :
Date de la dernière mise-à-jour : 03/02/2025
SELECT MEN_ID, `MEN_DIP_ABREVIATION`, `MEN_TITLE`, `PAR_TITLE`, `PAR_ID` FROM parcours INNER JOIN ue_parcours ON PAR_ID_FK=PAR_ID INNER JOIN mention ON MEN_ID = PAR_MENTION_FK WHERE PAR_ACTIVATE = 0 AND UE_ID_FK='21455' ORDER BY `MEN_DIP_ABREVIATION`, `MEN_TITLE`, `PAR_TITLE`